DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3402278

Basic Patent (No, Kind, Date): JP 56059291 A2 810522 <No. of Patents: 001>

LIQUID CRYSTAL DISPLAY UNIT (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): ISHIHARA TAKESHI

IPC: *G09G-003/36;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56059291 A2 810522 JP 79135592 A 791019 (BASIC)

Priority Data (No,Kind,Date): JP 79135592 A 791019

(9) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭56-59291

⑤Int. Cl.³
G 09 G 3/36

識別記号

庁内整理番号 7250-5 C ⑬公開 昭和56年(1981)5月22日

発明の数 1 審査請求 未請求

(全 3 頁)

❷液晶表示装置

顧 昭54-135592

②特②出

額 昭54(1979)10月19日

仍発 明 者 石原健

門真市大字門真1006番地松下電

器産業株式会社内

即出 願 人 松下電器産業株式会社

門真市大字門真1006番地

砂代 理 人 弁理士 中尾敏男 外1名

明 細 1

1 、発明の名称 液晶表示装置

2、特許請求の範囲

- (1) 電界効果トランジスタ群とコンデンサよりなるメモリ機能を有する絵案が二次元的に配列された液晶要示装置において、電界効果トランジスタ群として、トランスファ・ゲートと本トンシスファ・ゲートの一方のドレインまたはよりマスがゲートに接続されたインバータとによりによりによりであるとを特徴とする液晶表示装置。
- (2) 少くともインバータが相補型電界効果トランシスタにより構成されていることを特徴とする 特許請求の範囲第1項に記載の液晶表示装置。
- 3、発明の詳細な説明

本発明は、メモリ機能を有する液晶表示パネルの電極用基板として、シリコン基板を用いた場合の低消費電力化を液晶に印加される電位の安定化

を小面積のスイッチング、エレメントで行なわせ ることを目的としたものである。

従来、シリコン基板を一方の電極とした液晶表 示パネルは、第1図に示すように、1個のFET とコンデンサよりなるFETアレイが用いられて いる。この動作を簡単に説明する。×はゲート信 号で、シフト・レジスタによりェi--,・エi・エi+i ……という順に順次走査される。今、≖iにFET TiをONするような電位が印加されると、コンデ ンサCに y_q よりFET T_i を通じて充電される。 との電位は液晶ドット1の一方の電極になるため 電位の1,〇に応じて白または黒がパネルに表示 される。次にェi が切れ、 Ti がOFFしてもり - ク電流が極めて小さいため、電位はそのままC に保持され液晶要示もそのまま表示されている。 とのようにxi が切れ、次にxi+,が入って同様 の充電が行なわれ、順次液晶表示がおこなわれる。 この場合、痕流的な電流パスはないので消費電流 は主としてコンデンサの充放電電流だけが小さい. 電流ですむ代りに、1秒間に30枚表示をおこな

うためにはコンデンサに約30m sec の間電位 を保つだけの電荷を蓄えなければならず、比較的 大きいコンデンサを要する。通常3~6gg の容 貴を必要としているが、この容量をシリコンーシ リコン酸化膜ーアルミニウムのMOS構造で得よ うとするとシリコン酸化膜の厚さをほぼ1000° 人として、120 μm × 150 μm程度の面積を ついやしてしまう。したがって絵楽面積を大きく してしまう欠点を有するとともに、コンデンサ電 位は液晶を通じて徐々に放電されていくため液晶 の抵抗値が保持時間を決定しているという不利な 点を有している。

本発明はこれらの欠点を改良しよりとするもの である。前述の欠点を改良するために発明された 本発明の第1の実施例を第2図に示す。

第2図の動作は ×i により T i, が○Nすると y, より電位が Ti, を通じてゲート容量 ci に充 電される。 この電位が Ti₂の関値電位 Vt 以上に なると Tizが ON し液晶ドット1 にはアース電位 が保持され、 Ci が放電されて ci の電位が Vi

が液晶に印加される。今、 $T_{i,l}$ がONすると c_i にはy;の電位にしたがって充放電がおこなわれ る。 c_i の電位がCMOSィンバータの閾値電圧 (略々 V_{DD}/2)より高い場合は、T_{i2N}(n-chト ランジスタ)がONしTizp (p-chトランジスタ) がOFFして液晶にはアース電位が印加される。 閾値電圧より低い場合はTizNがOFF、Tizp がONして $V_{
m DD}$ が印加される。いずれの場合もど ちらかのトランジスタがOFFしているため直流 パスはなく消費電流は極めて小さい。もちろん、 との構造を逆にし、P,Nohのトランジスタを入 れ換えてもよいが、との場合は V_{DD}の複性が逆に なってくる。いずれにしてもシステムの電位構成 にしたがって選択する必要がある。 ci はまた、 直流的なリークパスがないため極めて小さくてす むため大面積を要しない利点がある。以上のよう に本発明によれば小面積でかつ消費観流が極めて 小さいパネルを構成することができる。 またCMOSインバータの閾値電圧は大体電源電

圧のなで oi の変動に対して余裕が大きく動作の

以下にたるとTizがOFFして液晶ドットにはRi を通じて Von 単位が印加される。この方法ではci の電位が Vt の以上,以下に応じてアース単位も しくは Vm 電位が一定的に印加され電圧が変動す る要案がない利点を奏している。 ci はトランジ スタのリーク電流が極めて小さければ放電パスが ない法ではTi2 がONしている間は直流電流がRi を通じて流れるため消費電流が増加するので絵案 故が多い場合は注意を要する。絵素数100×1000 の場合、ほぼ1Ο ΜΩ 程度が適当となる。以上は ディジタル的に処理した場合であるが『i,のON 抵抗を Ri の比を選択することにより、 アナログ 電位の保持も可能である。また R_i は負荷用MOS トランジスタで構成してもよい。

本発明の第2の実施例を第3図に示す。

Ti, はトランスファ・ゲートで Pchもしくは Nchで構成される。もちろんCMOS構造でもよ いが、本質的にはどちらでも可能で基本動作に差 は殆んどない。この TitCMOSインバータ T_{i2p} , T_{i2N} が接続され、とのインバータの出力

安定化ができる利点も有している。


4、 図面の簡単な説明

第1図は従来のFETをマトリックス状に配置 した液晶表示装置の一部の等価回路を示す図、第 2 図は本発明の一実施例による液晶表示装質の一 部の等価回路を示す凶、第3図は同他の実施例に よる液晶表示装置の一部の等価回路を示す図であ


1 ……液晶ドット、 c, ……ゲート容量、

T_{i1}……戦界効果トランジスタ(トランスファ・ ゲート)、T_{i2}……電界効果トランジスタ(イン

代理人の氏名 弁理士 中 尾 敏 男 ほか1名







第 3 段

